

Individual name Signature Date PTO/SB/21 (08-03)
Approved for use through 08/30/2003. OMB 0651-0031
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Act of 1995, no persons are required to respond t collection of information unless it displays a valid OMB control number. Application Number 10/708,399 **TRANSMITTAL** Filing Date 03/01/2004 **FORM** First Named Inventor Chi-Yang Lin Art Unit (to be used for all correspondence after initial filing) **Examiner Name** Attorney Docket Number VIAP0100USA Total Number of Pages in This Submission **ENCLOSURES** (Check all that apply) After Allowance communication 1 to Technology Center (TC) Fee Transmittal Form Drawing(s) Appeal Communication to Board Licensing-related Papers of Appeals and Interferences Fee Attached Appeal Communication to TC Petition (Appeal Notice, Brief, Reply Brief) Amendment/Reply Petition to Convert to a Proprietary Information **Provisional Application** After Final Power of Attorney, Revocation Change of Correspondence Address Status Letter Affidavits/declaration(s) Other Enclosure(s) (please Terminal Disclaimer Extension of Time Request Identify below): Request for Refund **Express Abandonment Request** CD, Number of CD(s) Information Disclosure Statement Remarks Certified Copy of Priority Document(s) Response to the office action has been sent to the examiner by fax on 12/04/2003 Response to Missing Parts/ Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53 SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT Firm Winston Hsu, Reg. No.: 41,526

CERTIFICATE OF TRANSMISSION/MAILING

I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below.

Typed or printed name		
Signature	Date	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

PTO/SB/17 (10-03)

Approved for use through 07/31/2006. OMB 0651-0032

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE to a collection of information unless it displays a valid OMB control number. Under the Paper

FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

(\$) 0.00

sporta to a concettori or init	armation diffess it displays a valid Olvid control number.					
Complete if Known						
Application Number	10/708,399					
Filing Date	03/01/2004					
First Named Inventor	Chi-Yang Lin					
Examiner Name						
Art Unit						
Attorney Docket No.	VIAP0100USA					

METH	OD OF PAY	MENT (check all that	apply)	FEE CALCULATION (continued)					
Check	Credit card	Money Othe	er None	3. ADDITIONAL FEES					
Deposit	Account:	— Order —		<u>Large i</u>	ntity	Small	Entity		
Deposit				Fee Code	Fee (\$)		Fee (\$)	Fee Description	Fee Paid
Account Number	50-0801			1051	130	2051		Surcharge - late filing fee or oath	
Deposit Account	North Americ	ca International Patent	Office	1052	50	2052	25	Surcharge - late provisional filing fee or cover sheet	
Name	authorized to	: (check all that apply)		1053	130	1053	130	Non-English specification	
	(s) indicated bel		verpayments	1812	2,520	1812	2,520	For filing a request for ex parte reexamination	
) =	• •	s) or any underpayment of	• •	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
<u> </u>	(s) indicated bel	low, except for the filing	fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
to the above-io				1251	110	2251	55	Extension for reply within first month	
4 54616 5		ALCULATION		1252	420	2252	210	'	
1. BASIC F				1253	950	2253	475	Extension for reply within third month	
Fee Fee	Fee Fee	Fee Description	Fee Paid	1254	1,480	2254	740	Extension for reply within fourth month	
Code (\$) 1001 770	Code (\$) 2001 385	Utility filing fee		1255	2,010	2255	1,005	Extension for reply within fifth month	
1002 340	2002 170	Design filing fee		1401	330	2401	165	Notice of Appeal	
1003 530	2003 265	Plant filing fee		1402	330	2402	165	Filing a brief in support of an appeal	
1004 770	2004 385	Reissue filing fee		1403	290	2403	145	Request for oral hearing	
1005 160	2005 80	Provisional filing fee		1451	1,510	1451	1,510	Petition to institute a public use proceeding	
	s	UBTOTAL (1) (\$) 0	.00	1452	110	2452	55	Petition to revive - unavoidable	
A = 1/4 = A /				1453	1,330	2453	665	Petition to revive - unintentional	
2. EXTRA (CLAIM FEES	FOR UTILITY ANI		1501	1,330	2501	665	Utility issue fee (or reissue)	
~		Extra Claims below	Fee Paid	1502	480	2502	240	Design issue fee	
Total Claims Independent	-20*	===	┦╄━━┤	1503	640	2503	320	Plant issue fee	
Claims Multiple Depe	3*	*=		1460	130	1460	130	Petitions to the Commissioner	
			J ₹	1807	50	1807	7 50	Processing fee under 37 CFR 1.17(q)	
Large Entity Fee Fee	Small Entity Fee Fee	Fee Description		1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	Code (\$)			8021	40	802 ⁻	1 40	Recording each patent assignment per property (times number of properties)	
1202 18 1201 86	2202 9 2201 43			1809	770	2809	385	Filing a submission after final rejection (37 CFR 1.129(a))	
1203 290	2203 145			1810	770	2810	385	For each additional invention to be	
1204 86	2204 43	** Reissue independer over original patent	nt claims	1801	770	2801	205	examined (37 CFR 1.129(b)) Request for Continued Examination (RCE)	
1205 18	2205 9	** Reissue claims in ex	cess of 20	1801	900	1802		Request for Continued Examination (RCE) Request for expedited examination	
.200 10	I	and over original pat				1		of a design application	
	SUE	STOTAL (2) (\$)	0.00		fee (sp				
**or numbe		d, if greater; For Reissues	, see above	*Redu	iced by	/ Basic	riling F	ee Paid SUBTOTAL (3) (\$) 0.00	

SUBMITTED BY							(Complete	(if applicable))
Name (Print/Type)	Winston Hsu Registration No. (Attorney/Agent) 41,526					Telephone 886289237350		
Signature	6	$\overline{\Delta}$	llm	10%	ottou		Date	3/15/2000

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

De Included on trils form. Provide credit card information and authorization on P10-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.



Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.


DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:										
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? · YES NO						
092123072	Taiwan R.O.C	08/21/2003								
·										
	·									
1										
		1								

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



되면 되면 되면



INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

西元 2003 年 -08 請 21

Application Date

092123072)

Application No.

威盛電子股份有限公司

Applicant(s)

Director General







西元 2003 年 10 月 7 日

Issue Date

發文字號:

09221006090 Serial No.

जर जर

以上各欄由本局填註) 發明專利説明書 中文 可外接橋接電路以積充功能的單晶片 中文 SOC CAPABLE OF LINKING EXTERNAL BRIDGE CIRCUITS FOR EXAPNDING FUNCTIONALITY 女名(中文) 1. 林繼揚(中文) 佐名(英文) 1. Lin, Chi-Yang (共2人) 住居所(中英文) 住居所(中文) 1. 3F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C. 名稱或(中文) 1. 成盛電子股份有限公司 左接名(中文) 1. VIA TECHNOLOGIES, INC. 四種(中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW	
以上各欄由本局填註	
以上各欄由本局填註) 發明專利説明書 中文 可外接橋接電路以擴充功能的單晶片 中文 SOC CAPABLE OF LINKING EXTERNAL BRIDGE CIRCUITS FOR EXAPNDING FUNCTIONALITY 女名 1. 林繼揚 (中文) 性名(中文) (共2人) (共2人) (世界) 1. 台北縣新店市中正路五三三號八樓 (中文) (中京文) (本居所) 1. 展F、No. 533、Chung-Cheng Rd., Hsin-Tien City、Taipei Hsien、Taiwan、R. O. C. (中文) 2名稱或 1. 成盛電子股份有限公司 位生名(中文) (中文) 1. VIA TECHNOLOGIES、INC. (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) (本地址與前向貴局申請者相同)	
中文 可外接橋接電路以擴充功能的單晶片	3. 3.
中文	
中文	
發明名稱 英文 SOC CAPABLE OF FUNCTIONALITY 姓名(中文) 1. 林繼揚 (中文) 姓名(英文) 1. Lin, Chi-Yang (英文) 1. 中華民國 TW (中英文) 1. 台北縣新店市中正路五三三號八樓 住居所(中文) 1. 8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R. O. C. 全稱或 (中文) 1. 威盛電子股份有限公司 左右(中文) 2名稱或 (中文) 1. VIA TECHNOLOGIES, INC. 三 (英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW	
發明名稱 英文 FUNCTIONALITY 姓名(中文) 1. 林繼揚 (英文) 1. Lin, Chi-Yang (英文) 1. 中華民國 TW (中英文) 1. 台北縣新店市中正路五三三號八樓 住居所(中文) 1. 8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O. C. 名稱或 姓名(中文) 1. 成盛電子股份有限公司 名稱或 (中文) 1. VIA TECHNOLOGIES, INC. 四 籍(中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW	
世 名 (中文) 世 名 (英文) 1. Lin, Chi-Yang (英文) (英文) 1. 中華民國 TW (共2人) (共2人) (共2人) (共2人) (共2人) (共2人) (共2人) (共2人) (共2人) (上居所 (中文) (上居所 (中文) (上居所 (東文) (上居所 (英文) (上居所 (英文) (上居所 (英文) (上居所 (英文) (上居所 (英文) (上月 (大皇) (大皇) (本地址與前向貴局申請者相同)	7
世 名 (英文) 世 名 (英文) 世 名 (英文) 上 中華民國 TW (中英文)	
世 名 (英文) 1. Lin, Chi-Yang (英文) 1. 中華民國 TW (中英文) (中英文) 1. 台北縣新店市中正路五三三號八樓 (住居所 (中文) (住居所 (中文) (英文) 1. 8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C. (英文) 名稱或 1. 威盛電子股份有限公司 姓 名 (英文) 名稱或 1. VIA TECHNOLOGIES, INC. 超 籍 (英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文)	1
(英文) (英文) (共2人) (世年) (中英文) (世居所 (中文) (世居所 (中文) (世居所 (中文) (世居所 (東京) (英文) (世居所 (英文) (世居所 (英文) (世居所 (英文) (世紀) (英文) (世紀) (本祖) (本祖) (中文) (本祖) (中文) (本祖) (本祖) (本祖) (本祖) (本祖) (本祖) (本祖) (本祖	•
受明人 (共2人) (共2人) (共2人) (土2人)	一
(共2人) (中英文) 住居所 (中文) 1. 台北縣新店市中正路五三三號八樓 住居所 (英文) 1. 8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R. O. C. 名稱或 (中文) 1. 成盛電子股份有限公司 姓名 (中文) 名稱或 (英文) 1. VIA TECHNOLOGIES, INC. 國籍 (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW	-1
(中文) (中文) (住居所 (英文) Taiwan, R. O. C. (英文) 1. 成盛電子股份有限公司 姓名 (中文) 名稱或 1. VIA TECHNOLOGIES, INC. 名稱或 (英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW	
(中文) (中文) (住居所 (英文) Taiwan, R. O. C. (英文) 1. 成盛電子股份有限公司 姓名 (中文) 名稱或 1. VIA TECHNOLOGIES, INC. 名稱或 (英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) 1. 中華民國 TW	_
(英文) Taiwaii, it. o.	
(英文) Taiwaii, it. o.	
姓名 (中文) 名稱或 (共文) 國籍 (英文) [四年] (中英文) 1. 中華民國 TW (中英文) (本地址與前向貴局申請者相同)	
姓名 (中文) 名稱或 (英文) 國籍 (英文) [四 年 (中英文)] 1. 中華民國 TW (中英文) 1. 中華民國 TW (中英文) (本地址與前向貴局申請者相同)	<u>: </u>
名稱或 1.VIA TECHNOLOGIES, THO. 姓名 (英文) 國籍 (中英文) 1.中華民國 TW (本地址與前向貴局申請者相同)	
姓 名 (英文) 國籍 (1. 中華民國 TW (中英文) 1. 中華民國 TW (本地址與前向貴局申請者相同)	
三 (中英文) 1. 中華民國 TW (本地址與前向貴局申請者相同)	
三 (中英文) 4 年 5 日 1 台北縣新店市中正路五三三號八樓 (本地址與前向貢局中間 4 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	
申請人 (住居所 11.台北縣新店中 1 上上) (營業所)	i wan
申請人 住居所 [1.台北縣和石] (營業所) (共1人) (營業所) (中文) (中文) (住居所 [1.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Tai	
住居所 1.8F, No. 533, Chang (營業所) (英文)	11.5
(英文)	· V.
(中文) 1. Wang, Hsueh-Hung	
(英文)	
THE REPORT OF THE PARTY OF THE	٠.

1 1

申請日期:	IPC分類	•	 · · · · · · · · · · · · · · · · · · ·	
申請案號:				
			 	

(以上各概	由太局埴	<u>i</u>
	, ,	發明專利說明書
_	中文	
發明名稱	英文	
	姓 名 (中文)	2. 陳永暉
=	姓 名 (英文)	2. Chen, Mike
發明人 (共2人)	國 籍 (中英文)	2. 中華民國 TW
	住居所 (中 文)	2. 台北縣新店市中正路五三三號八樓
	住居所 (英 文)	2.8F, No.533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
Ξ	國 籍 (中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人(中文)	
	代表人(英文)	



四、中文發明摘要 (發明名稱:可外接橋接電路以擴充功能的單晶片)

本發明係提供一種單晶片,其包含有一處理器,一高速橋接電路,一低速橋接電路,以及一擴充埠。該擴充埠可用來選擇性地連接一外接的低速橋接電路以擴充內建於該單晶片之低速橋接電路的功能。

五、(一)、本案代表圖為:第 三 圖 (二)、本案代表圖之元件代表符號簡單說明

92	單	晶	片	,					9	4	輸	\	徒	置		
`6 `	124	a ·	•	12	4 b	•	1 2 4	lc.	輎	入	/輸	出	連	接	埠	
98	儲	存	裝	置					1	0 0	顯	示	裝	置		
102	中	央	處	理	器				1	04	高	速	橋	接	電	路
106	低	速	橋	接	電	路			1	0.8	顯	示	驅	動	電	路
110	擴	充	埠					**	1	12	揮	發	性	記	憶	體
114	非	揮	發	性	記	燱	體		1	20	嵌	入	式	系	統	

六、英文發明摘要 (發明名稱:SOC CAPABLE OF LINKING EXTERNAL BRIDGE CIRCUITS FOR EXAPNDING FUNCTIONALITY)

An SOC capable of linking external bridge circuits for expanding functionality. The SOC has a processor, an internal high-speed bridge circuit, an internal low-speed bridge circuit, and an expansion port. The expansion port is capable of selectively being connected to an external low-speed bridge circuit for expanding functionality of the internal low-speed bridge





四、中文發明摘要 (發明名稱:可外接橋接電路以擴充功能的單晶片)

122 擴充型橋接電路

代表化學式

六、英文發明摘要 (發明名稱:SOC CAPABLE OF LINKING EXTERNAL BRIDGE CIRCUITS FOR EXAPNDING FUNCTIONALITY)

circuit.



一、本案已向				
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條	第一項優先權
		無		
[] 3. 非	and the second s	5 .L 146		
二、□主張專利法第二十五	上條之一第一項的	是无權:		
申請案號:				
日期:		無		
三、主張本案係符合專利法	·第二十條第一耳	頁□第一款但書或	□第二款但書規定之期間	
日期:				
四、□有關微生物已寄存於	、岡外・			
寄存國家:	四 刀。			
寄存機構:		無		
寄存日期:				
寄存號碼:				
□有關微生物已寄存於	國內(本局所指	定之寄存機構):		
寄存機構:				
寄存日期:		無		
寄存號碼:	成份 一个年中上			
□熟習該項技術者易於	獲得, 个須奇召			

五、發明說明(1)

發明所屬之技術領域



本發明提供一種單晶片,尤指一種可外接橋接電路以擴充功能的單晶片。

先前技術

在資訊產業發達的今日社會,高速處理大量資料的微處理機系統早已深入一般人的日常生活,例如電腦系統可以快速地交換及處理豐富多樣的圖文數據資料。近年不,電腦系統隨著中央處理器處理指令速度增加,運算速度已進入千兆赫(gigahertz, GHz)的階段中央處理器可區分為精簡指令集(RISC)架構以及複雜指令集(CISC)架構。

由於複雜指令集架構之電腦系統的耗電量問題,因此一般可攜式裝置,例如個人數位助理 (personal digital assistant, PDA),行動電路 (cellular phone) 等,主要係應用對應精簡指令集架構的嵌入式系統

(embedded system)。請參考圖一之習知嵌入式系統的 :意圖。嵌入式系統30包含有一中央處理器32,一高速 橋接電路34,一低速橋接電路36,一顯示驅動電路38, 一螢幕39,一儲存裝置40,一輸入裝置42,一輸入/輸出 連接埠(input/output port, I/O port)44。儲存裝置






五、發明說明 (2)

40包含有一揮發性記憶體 46以及一非揮發性記憶體 中央處理器 32使用精簡指令集架構下,因此所需的邏輯 運算電路較少而降低功率消耗。高速橋接電路34則用來 控制高速週邊裝置 (例如顯示驅動電路38與儲存裝置 40) 與中央處理器 32的訊號傳遞與資料交換。低速橋接 電路 36則用來控制低速週邊裝置 (例如輸入裝置 42)與 高速橋接電路 34之間的訊號傳遞與資料交換。顯示驅動 電路 38則 用來輸出影像訊號以驅動螢幕 39輸出相對應影 像畫面。非揮發性記憶體 48 (例如快閃記憶體) 主要係 用來儲存即時作業系統 (real-time operating system, KTOS)以及應用程式(applications),當嵌入式系統 30進入關機狀態,儲存於非揮發性記憶體 48中的程式碼 並不會流失。揮發性記憶體 46(例如隨機存取記憶 體),暫存中央處理器 32執行該即時作業系統或該應用 程式的運算資料。輸入裝置 42係用來提供使用者輸入控 制訊號,例如一鍵盤(keyboard),一按鈕 (button),或者一數位板(digitizer)。此外嵌入式 系統 30會設置有至少一輸入/輸出連接埠44,用來輸出訊 號至一外部裝置,或是接收該外部裝置所輸入的訊號 例如輸入/輸出連接埠 44條為 - RS-232串列埠或是 - 通用 产列匯排流連接埠(USB port)

對於嵌入式系統30而言,為了降低功率消耗,因此中央處理器32,高速橋接電路34,低速橋接電路36,顯示驅





五、發明說明 (3)

動電路 38係整合為一系統單晶片 (system on a chip, SOC) 41。若嵌入式系統 30係應用於一個人數位助理 A, 且設計時僅規劃設置一輸入/輸出連接埠 44,例如一通用序列匯排流連接埠,連接支援通用序列匯排流的數位相機。然而,若嵌入式系統 30應用於另一個人數位助理 B時,例如支援通用序列匯排流的印表機或 RS-232串列埠之印表機,則僅支援一輸入/輸出連接埠 44便無法同時使用且無法適用於不同規格的輸入/輸出連接埠。

由於資訊產業日新月異,因此產品的生命週期很短,因此產品的系統單晶片往往無法適用於另一產品的系統單晶片的應系統單晶片的廠力。 動力能,例如重新規劃高速橋接電路 34或低 動力能,例如重新規劃高速橋接電路 36以便可支援不同數量的週邊裝置或不同 數量的週邊裝置的題為不同數量的過邊裝置或不同規 格的週邊裝置,換句話說,系統單晶片的重新設計造成 系統單晶片的製造成本大幅提高,同時也會降低產品的 市場競爭力。

發明內容

】此本發明之主要目的在於提供一種可外接橋接電路以 擴充功能的單晶片,以解決上述問題。

本發明揭露一種單晶片包含有一處理器,一高速橋接電






五、發明說明(4)

由於本發明單晶片包含有一擴充埠,所以該擴充埠可依據嵌入式系統的設計需求來外接一擴充型橋接電路以擴充內建於該單晶片之低速橋接電路的功能,亦即該單晶片可應用於不同硬體要求的嵌入式系統中,並且不需更動原本單晶片中任何的硬體電路。

實施方式

請參閱圖二為本發明第一種單晶片應用於嵌入式系統的意圖。嵌入式系統 80包含有一單晶片 52, 一輸入裝置54, 一輸入/輸出連接埠 56, 一儲存裝置 58, 一顯示裝置60, 一擴充型橋接電路 78, 以及複數個輸入/輸出連接埠79a、79b、79c。單晶片 52包含有一中央處理器 62, 一高






五、發明說明 (5)

速 橋 接 電 路 64, 一 低 速 橋 接 電 路 66, 一 顯 示 驅 動 電 路 68, 一多工選擇器 70, 一擴充埠 72。另外,儲存裝置 58 中設置有一揮發性記憶體 74以及一非揮發性記憶體 76。 嵌入式系統80與第一圖嵌入式系統30中,同名元件係對 應相同功能,因此於此不再重複敘述。不同處在於嵌入 式系統80利用另一擴充型橋接電路78來擴充可使用的輸 入 /輸 出 連 接 埠 79a、 79b、 79c。 而 擴 充 型 橋 接 電 路 78則 透過為封裝體上的複數個接腳 (pinout or ballout) 之 擴充埠72連接到單晶片52,擴充埠72再經由一多工選擇 器 70控制,以選擇端點 C連接到單晶片 52內部的低速橋接 電路 66, 或者選擇端點 B連接到單晶片 52內部的高速橋接 電路 64, 來進行進行資料與控制訊號的傳輸。由於嵌入 式系統 80可經由輸入/輸出連接埠 79a、79b、79c來連接 複數個外接裝置以擴充其功能。舉例來說,若嵌入式系 統 80係應用於一個人數位助理(或例如數位相機),且使 用者同時需其他匯流排連接埠來連接外接裝置(例如一 印表機),因此單晶片52之多工選擇器70則被驅動以電 連接端點 A與端點 B, 同時其擴充埠 72則電連接於擴充型 橋接電路78,因此經由擴充型橋接電路78來提供三個匯 流排連接埠。若單晶片 52控制多工選擇器 70電連接端點 A .端點C,則單晶片 52本身的低速橋接電路 66可控制外接 的擴充型橋接電路 78所提供需要的額外輸入/輸出連接埠 79a、79b、79c。因此,單晶片 52可依需要選擇性地使用 內建的低速橋接電路66或外接的擴充型橋接電路78。





五、發明說明 (6)



此外,圖二所示之擴充型橋接電路 78可應用 x86架構中的南橋電路,一般而言,南橋電路會支援複數個輸入/輸出連接埠,舉例來說,南橋電路 16支援一個序列埠

(serial port),一個並列埠(parallel port),六個通用序列匯排流連接埠,以及二個IEEE1394連接埠。擴充型橋接電路 78與單晶片 52之高速橋接電路 64之間可利用任何匯流排架構來連接以傳輸資料,例如使用習知PCI匯流排或習知 V-link匯流排,均屬本發明之範疇。

請注意,為了便於說明,低速橋接電路 66僅 支援一輸入/輸出連接埠 56,而擴充型橋接電路 78僅 支援三輸入/輸出連接埠 79 a、79 b、79 c。然而,若本發明單晶片 52所內建的低速橋接電路 66可支援 m個輸入/輸出連接埠,則外接的擴充型橋接電路 78可支援 n個輸入/輸出連接埠,其中 n 大於 m,所以當外接的擴充型橋接電路 78輔助內建的低速橋接電路 66時,便使可應用之輸入/輸出連接埠的數目大於原先可應用之輸入/輸出連接埠的數目。請注意,本實施例中,單晶片 52設置有顯示驅動電路 68,然而,顯示驅動電路 68亦可整合於高速橋接電路 64或中央處理器 62,或是獨立為一顯示晶片而外接於單晶片 52不含顯示驅動電路 68。


請參閱圖三為本發明第二種單晶片應用於嵌入式系統的





五、發明說明 (7)

示意圖。嵌入式系統 120包含有一單晶片 92, 一輸入裝置 94, 一輸入/輸出連接埠 96, 一儲存裝置 98, 一顯示裝置 100, 一擴充型橋接電路 122, 以及複數個輸入/輸出連接埠 124a、124b、124c。單晶片 92包含有一中央處理器 102, 一高速橋接電路 104, 一低速橋接電路 106, 一顯示驅動電路 108, 以及一擴充埠 110。嵌入式系統 120與第二圖中嵌入式系統 80中,同名元件係對應相同功能,因此於此不再重複敘述。唯一的不同處在於嵌入式系統 120不使用多工選擇器,而直接將擴充埠 110連接到高速橋接電路 104與擴充型橋接電路 122。





五、發明說明 (8)

因此對於單晶片 92而言,其擴充埠 110便電連接於擴充型 橋接電路 122,因此經由低速橋接電路 106、122來提供所 需設置的四個通用匯流排連接埠,亦即輸入/輸出連接埠 96、124a、124b、124c均作為通用匯流排連接埠。

對於嵌入式系統而言,由於其低速橋接電路依據設計而 僅支援一輸入/輸出連接埠96,因此當單晶片92使用於需 設置一輸入/輸出連接埠96的嵌入式系統90時,單晶片92 本身的低速橋接電路106即可控制連接於輸入/輸出連接 埠 106的外接裝置。然而需同時支援複數個輸入/輸出連 接埠,則可利用一外接的擴充型橋接電路122來提供所需 的 輸 入 / 輸 出 連 接 埠 124a、 124b、 124c。 此 外 擴 充 型 橋 接 電路 122可應用 x86架構中的南橋電路,擴充型橋接電路 122與單晶片 92之高速橋接電路 104之間可利用任何匯流 排架構來連接以傳輸資料,例如使用習知PCI匯流排或習 知 V-link匯流排,均屬本發明之範疇。為了便於說明, 低速橋接電路 106僅支援一輸入/輸出連接埠96,而擴充 型橋接電路 122僅支援三輸入/輸出連接埠 124a、124b、 124c,然而若本發明單晶片 92所內建的低速橋接電路 106 可支援 m個 輸入/輸出連接埠,而外接的擴充型橋接電路 22可支援 n個 輸入 /輸出連接埠,所以當外接的擴充型橋 接電路 122輔助內建的低速橋接電路 106時,便使可應用 之輸入/輸出連接埠的數目m+n而大於原先可應用之輸入/ 輸出連接埠的數目 m, 因此達到使用同一單晶片 92於不同





五、發明說明 (9)

輸入/輸出連接埠需求之嵌入式系統90、120的目的。請注意,單晶片92設置有顯示驅動電路108,而顯示驅動電路108可整合於高速橋接電路104或中央處理器102中,或是獨立為一顯示晶片而外接於單晶片92,亦即單晶片92本身不含顯示驅動電路102。


上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





圖式簡單說明

圖式之簡單說明



圖二為本發明第一種單晶片應用於嵌入式系統的示意

圖。

圖三為本發明第二種單晶片應用於嵌入式系統的示意

圖

圖式之符號說明

30、80、120 嵌入式系統

32、62、102 中央處理器

34、64、104 高速橋接電路

36、66、106 低速橋接電路

38 顯示驅動電路

39 螢幕

40、58、98 储存装置

41、52、92 系統單晶片

42、54、94 輸入裝置

44、56、79a、79b、79c、96、124a、124b、124c 輸

. /輸出連接埠

46、74、112 揮發性記憶體

48、76、114 非揮發性記憶體

60、100 顯示裝置



圖式簡單說明

68、108 顯示驅動電路

70 多工選擇器

72、110 擴充埠

78、122 擴充型橋接電路




六、申請專利範圍

- 1.一種單晶片,其包含有:
- 一處理器,用來控制該單晶片之運作;
- 一高速橋接電路,電連接於該處理器,用來控制連接於該高速橋接電路之高速週邊裝置與該處理器之間之訊號傳輸;
- 一低速橋接電路,電連接於該高速橋接電路,用來控制連接於該低速橋接電路之第一低速週邊裝置與該高速橋接電路之間之訊號傳輸;以及
- 一擴充埠,電連接於該高速橋接電路,用來連接一擴充型橋接電路,該擴充型橋接電路係外接於該單晶片,用來控制連接於該擴充型橋接電路之複數個第二低速週邊裝置與該高速橋接電路之間之訊號傳輸。
- 2. 如申請專利範圍第1項所述之單晶片,其中該處理器係對應一精簡指令集架構。
- 3. 如申請專利範圍第1項所述之單晶片,其另包含有:
- 一多工選擇器,其包含有
- 一輸入端,電連接於該擴充埠;
- 一第一輸出端,電連接於該高速橋接電路;以及第二輸出端,電連接於該低速橋接電路。
- 4. 如申請專利範圍第 3項所述之單晶片,其中當該擴充型橋接電路連接該擴充埠時,該多工選擇器會連接該輸



六、申請專利範圍






- 5. 如申請專利範圍第 3項所述之單晶片,其中該擴充埠係選擇性地用來連接一輸入/輸出連接埠或該擴充型橋接電路。
- 6. 如申請專利範圍第 5項所述之單晶片,其中當該擴充埠連接該輸入/輸出連接埠時,該多工選擇器會連接該輸入端與該第二輸出端。
- 1. 如申請專利範圍第 1項所述之單晶片,其中該低速橋接電路係連接一第一輸入/輸出連接埠,該第一輸入/輸出連接埠,該第一輸入/輸出連接埠係用來連接該第一低速週邊裝置,以及該擴充型橋接電路係連接一第二輸入/輸出連接埠,該第二輸入/輸出連接埠條用來連接該些第二低速週邊裝置。
- 8. 如申請專利範圍第1項所述之單晶片,其中該擴充埠係使用一預定匯流排來連接該擴充型橋接電路。
- 9. 如申請專利範圍第 8項所述之單晶片,其中該預定匯 盲排係為一 V-link匯流排。
- 10. 如申請專利範圍第 8項所述之單晶片,其中該預定匯流排係為一 PCI匯流排。



六、申請專利範圍



- 12. 如申請專利範圍第1項所述之單晶片,其中該單晶片係設置於一封裝體中,以及該擴充埠係為該封裝體之複數個接腳。
- 13. 如申請專利範圍第1項所述之單晶片,其係應用於一嵌入式系統。



